しんしい レーロック・ラーバ

Référence 2

JP4308971 A BINARY SEARCH MEMORY NIPPON STEEL CORP

Abstract:

PURPOSE: To speedily retrieve stored data with configuration like a hardware without using a CPU by providing an exclusive circuit to execute the binary search of the data in respect to a memory storing the data in the order of numerical values based on an identification value to identify the data.

CONSTITUTION: A memory 10 stores the data composed of the part of a data main body and the part of a key corresponding to this part of the data main body by one-to-one in an ascending order along the continuous absolute addresses of the memory 10. In this case, when two keys are compared, the data are stored so that the key of a smaller value can be stored at a smaller address and the key of a larger value can be stored at a larger address. A sense amplifier 12 reads out keys and data from the memory cell 10, and a decoder 14 outputs the keys and the data through a data bus 16 to a control circuit 32 and selects the specified memory in the memory cell 10. Thus, the data in the memory can be easily retrieved.

COPYRIGHT: (C)1992,JPO&Japio

Inventor(s):

OKAWA YOSHINORI

Application No. JP1991101868A Filed 19910406 Published 19921030

Original IPC(1-7): G06F001540

Priority:

JP1991101868A 19910406

(19)日本四特并介 (JP) (12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平4-308971

(43)公開日 平成4年(1992)10月30日

(51) Int,C1.*

政別記号

广内兹理番号

FI

技術表示箇所

G 0 6 F 15/40

500 B 7056-5L

審査請求 未請求 請求項の数1(全 5 頁)

(21)出顧番号

特額平3-101868

(71)出版人 000005655

新日本製鯉株式会社

(22)出版日 平成3年(1901)4月6日 東京都千代田区大华町2丁目6番3号

(72) 免明者 大川 吉富

東京都千代田区大手町2丁目6番3号 新

日本製造株式会让内


(74)代理人 弁理士 半田 昌男

(54) 【宛明の名称】 パイナリサーチメモリ

(57) 【要約】

【目的】 メモリに格納されたデータの検索をCPUを 用いずにハードウエア的な構成で迅速に行うこと。

【慎成】 メモリのデータに対して、識別値に基づい て、この識別値の数値順に記憶しておき、データのパイ ナリサーチを行う。



特開平4-308971

(2)

【衿許請求の範囲】

【顕求項1】 複数のデータを、これらのデータを識別 する識別値に基づいて、效値順に記憶したメモリに対し て、前妃データのパイナリサーチを行う専用の回路を設 けたことを特徴とするパイナリサーチメモリ。

【発明の評価な説明】

100011

【産業上の利用分野】本発明は、記憶された多数のデー タの中から目的とするデータを高速に検索することがで きるバイナリサーチメモリに関するものである。

【従来の技術】メモリに記憶されたデータの中から希望 するデータを検索する場合、従来の方法では、まず図4 に示すようにCPU (中央処理装置) 50からメモリ5 2をアクセスしてアドレスの順序に従って各データに付 加された瞳別信号であるキーを読み出す。次に、子めC PUSO内に入力してある検索したいデータのキーとメ モリ52から読み出したキーとを逐一照合し、一致する ものを捜す。そして、一致するキーが見つかったときは 出し、以後の必要な処理に使用する。

[0003]

【発明が解決しようとする課題】しかしながら、従来の ようにデータが見つかるまで次々とデータを読み出す方 法で検索を行うと、検索したいデータがメモリアドレス の最後の方に格納されている場合には、データの検索に 要する時間が非常に長くなる。しかも、飲みだしたキー と検索すべきキーとが一致するかどうかをCPUSO内 部の演算回路を用いてソフトウエア的に行っているの で、ハードウエア的に処理する場合に較べて処理速度が 30 遅い。

【0004】また、CPU50には図4に示す以外にも 強々の処理を行わせるのが一般的であり、データの検索 はCPU50が行う処理のうちのほんの一部に過ぎな い。しかし、データの検索を行っている期間中はCPU S0をそれ以外の別のタスクの処理に使用することがで さないため、処理能率が悪く、結果として全体の処理が 逸延するという問題がある。

【0005】 本発明は上記事情に基づいてなされたもの であり、全体の処理を制御するCPUを用いずにデータ も の検索ができ、しかもハードウエア的な構成で迅速なデ ータ検索が可能となるパイナリサーチメモリを提供する ことを目的とするものである。

100061

【疎通を解決するための手段】上記の目的を達成するた めの本見明に係るバイナリサーチメモリは、複数のデー 夕を、これらのデータを敵別する識別値に基づいて、飲 値間に記憶したメモリに対して前配データのパイナリサ ーチを行う専用の回路を設けたことを特徴とするもので

[0007]

【作用】本発明は前配の構成によって、メモリ内のデー 夕の検索を行うので、データ検索を行っている期間中で あってもCPUを別の処理のために使用することができ る。また、データの検索を専用に構成した四路によって ハードウエア的に行うので、データ検索に要する時間が 短幅される。

100081

【実施例】以下に図面を参照しつつ本発明の一貫施例に 10 ついて説明する。図1は本発明の一実施例であるバイナ リサーチメモリのプロック図、図2はメモリの内容を開 単化して図1に示すパイナリサーチメモリの動作を分か りやすく説明するための図、図3は音響世器の音場制御 に本発明のパイナリサーチメモリを適用した例を示すブ ロック図である。

【0009】図1において、メモリ10にはデータ本体 の部分及びこのデータ本体の部分と1対1に対応するキ 一の部分よりなるデータ(以下単にデータといったとき はこのデータのうちのデータ本体の部分を指すものとす そのキーに対応するデータを希望するデータとして読み 30 る)が、図示する様にこのキーに基づいてメモリ10の 運統する絶対番地に沿って昇順に配慮されている。すな わち、2つのキーの値を比較したときに、キーの値が小 さい方が小さいアドレスに、キーの値が大きい方が大き いアドレスになるよう記憶されている。

> 【0010】センスアンプ12は、メモリセル10から キー及びデータの読み出しを行いデコーダ14は、デー タバス16を介して後述する制御回路32及びデータを 出力するとともに、メモリセル10の中の特定のメモリ の選択を行う。

> 【0011】制御回路32はキー及びデータの流れを刷 御する回路であり、データパス16を介してキー及びデ ータを各レジスタ 1 8、 2 0、 2 2、 2 4、 2 6, 2 8、30に入力するものである。レジスタ24は、検索 しようとするデータのキーの値を記憶するレジスタであ る、レジスタ26はメモリセル10のキーの中で最小の キーの値を記憶するレジスタであり、またレジスタ18 は、このレジスタ26のキーに対応するメモリアドレス の値が配憶されている。

> 【0012】レジスタ28は、メモリセル10のキーの 中で最大のキーの弦を記憶するレジスタであり、レジス タ20は、このレジスタ28のキーに対応するメモリア ドレス値を配憶するレジスタである。

【0013】演算回路34は、レジスタ18、レジスタ 20のメモリアドレスの腹の平均値を算出し、レジスタ 22に出力する、レジスタ30は、レジスタ22のメモ リアドレスの謎を記憶するものである。そして、比較器 36は、レジスタ24に配憶されている、キーの値を各 レジスタ26、28、30のキーの一値とを比較し、そ の特果をデータバス16を介して制御回路32に出力す

30 る。

.

(3)

特開平4-308971

,

【0014】次に、図1の回路の動作について説明す る。ここで、検索しようとするデータのキーをDr 、牛 ーの中で最小の値をD.、このキーD.のデータが記憶 されているメモリアドレスをAL、キーの中で最大の値 をDa 、このキーDa のデータが記憶されているメモリ アドレスをA: とする。また(A: +A:) /2で表さ れるアドレス(小数が現れる場合には小数点以下は切り 捨てるか、または切り上げる)をA∗、このアドレスA (に記憶されているデータのキーをD)とする。

3

した最小のキーD、をレジスタ26に、最大のキーDa をレジスタ28に、アドレスAL をレジスタ18に、ア ドレスA。をレジスタ20にそれぞれ入力する。次に、 演算回路34において(AL +AL) / 2を計算し、得 られた値Ax をレジスタ22に入力するとともにアドレ スム』に記憶されたデータのキーD』をメモリ10より 銃み出してレジスタ30に入力する。そして、比較器3 6においてD。とD。、及びD。とD。をそれぞれ比較 する。このとき、仮にD。 =D。(上記で(A。 + A E) / 2 の値を求めるときに小数点以下を切り捨てる 場合に対応する)又はD。 = D。 (上記で(A) + A。) /2の値を求めるときに小数点以下を切り上げる 場合に対応する)となっている場合には、検索している キーDr はメモリ10の中にはないと判断され、入出力 回路より特殊なデータとして全ピット「0」又は全ピッ ト「1」のデータが出力される。

【0016】D: □D: でもD: □D: でもない場合に は、Du とDr とを比較する。ここでDu =Dr であれ ばこのD。が求めているキーであり、このキーに対応す るデータをメモリ10のアドレスA:から読み出して出 30 カする。次にDx >Dr の場合には、Dx を新たにDx としてレジスタ28へ入力するとともに、Acを新たに A. としてレジスタ20に入力する。そして、上記と同 様の手続を繰り返す。一方、Dx CDx の場合には、D 、 を新たにD、 としてレジスタ26へ入力するととも に、Ax を新たにA、としてレジスタ18に入力し、同 じく上記と同様の処理を繰り返す。こうして最終的にD ↓ =Dt となるDt が見つかれば、これが求めているデ ータのキーであるので、対応するメモリセルよりそのデ D. となった場合には求めている値がメモリ10の中に はないことが明らかとなり、検集作業は終了する。

【0017】次に、上記の動作をより分かりやすくする ために図2に示す簡略化した具体例について説明する。 図2において2列に構成した表は、左側が昇順に配列さ れたデータのキー、右側が対応するデータが記憶されて いるアドレスとする。この中で例えば4という値のキー を検索する場合を考える。ここではまずDには1、De は1000であるので、これらを図1のメモリ10から 読み出してレジスタ26、28にそれぞれ格納する。ま50 増幅器46からの借号Sとを減算回路42において減算

た、A.は10、A. は22であるので、A. は16と なりこのアドレスにおけるキーがD: 350であること が分かる。ここで、D。=50とD:=4を比較すると Da > Dr なので、今度はDr を50、Ar を16とす る。そして上記と回接に再びAxの値を求めるとAx ← 13となり、このアドレスにおけるキーの値9がD。と なる。ここでまたDc = 9とDc = 4とを比較するとD x >D, であるので、Da を9、Aa を13とする。こ のときA。を求めると11、5となるが、小数点以下の 【 $0\ 0\ 1\ 5$ 】 $ext{20}\ 1\ 0$ かり待てを行って $ext{A}_{k}=1$ 1 とする。このアドレスにお けるキーの値D。ロ4と、求めるキーの値Dr とを比較 すると等しいので、メモリのこのD。に対応するアドレ スから就み出しを行うことによって求めるデータが得ら れる.

> 【0018】次に、図2においてDr =10という値の キーを検索する場合を考える。最初は上の例と同様にA 、 = 10、A: □22であり、A: = 16である。ここ でD。=50とD:=10とを比較するとD。>D: で あるので、A』 を新たに16として同様の操作を行う (A、は10の主法)。このとき同じようにしてA。を もとめるとA。=13となりD。を求めると9になる が、この値はDr =10よりも小さいので、この場合に は13を新たにA、として代入する(A: は16のま ま)。そして再びA』を求めると14、5となるが、小 数点以下を切り捨ててA。 中14とする。このときのD ■ 1 2 はDr = 1 0 よりも大きいので、今度はAr と して14を代入する(Acは13のまま)。このAcと A. からA. を求めると13.5となるが小数点以下を 切り捨てて13とする。このときのDs = 9は、何時に D. = 9でもあるので、図2の表の中にはD: =10と いう値のキーは存在しないと判断され、図2を見ると分 かるように事実存在していない。図2では分かりやすく するためにデータの数が極端に少ない場合について説明 したが、実際には図1の回路は通常膨大な量のデータを 検索する場合に適用される。

【0019】図3は物理的性質が時間的に変化する音場 空間の音場制御に図1に示すパイナリサーチメモリを用 いた場合のブロック図である。例えば自動車の中で音楽 を聞いているような場合には、問題からは多くの唯合が ータを読み出す。一方、最終的に $D_{oldsymbol{v}}
ightarrow D_{oldsymbol{v}}$ 又は $D_{oldsymbol{v}} = -40$ 入ってくるので、音場空間の物理的性質のひとつである 車内のトータルの音量は時々刻々変化している。そこ で、この雑音をマイクなどで取り込んで、スピーカから 出ている音楽の音量をその雑音レベルに応じて適当に変 化させることができれば、車内にいる人間に関こえる音 楽に関する音量については等価的に一定に保つことがで

> 【0020】そこで、図3に示すように、音頭49から 音楽などの信号Sと周囲からの雑音Nとが歴ざった信号 をマイク40によって取り込み、この信号S+Nと前段

(4)

特開平4-308971

6

する。こうして分離された雑音成分Nを図1で説明した キーとしてパラメータ抽出回路44に与える。パラメー 夕抽出回路44には図1のバイナリサーチメモリが傳え てあり、そのメモリ内部には予め後段増幅回路48の増 経率を持納しておく。そして、この特納されている増経 率と1対1に対応させてあるキーを確管レベルに比例さ せておき、ある雑音Nが入ってきたときには、そのキー に対応する所定の増幅率のデータを後段増幅回路48に 出力する。これにより、後段増幅回路48は、所定の増 幅率で音源49からの信号Sを増幅してスピーカ50か ら所定の音量で信号らが報音される。よって、車内にお いて乾取者が等価的に一定の音量で音楽などの音声信号 を聞くことができるよう音場空間を創卸することができ る。また、可聴周波数をいくつかの範囲に分け、それぞ れの周波数範囲毎に別々に容量の制御を行うようにすれ は、より精細な音場制御を行うことができるが、本発明 のようなパイナリサーチメモリを用いれば、高速な処理 が可能となるので、係る場合にも対応することができ

【0021】上記のような音場空間の制御を行う場合 20 に、従来のようにソフトウエア的に全てのデータを検索していたのでは、処理速度が遅く十分な処理はできない。しかし、図1に示す本実施例のバイナリサーチメモリを用いることによって、データの検索処理は専用の制団回路によってハードウエア的に行われるので処理が高速になり、適切な音場空間の制御が可能となる。

[0022]

る.

【発明の効果】以上説明したように本発明によれば、メモリにパイナリサーチを行う専用の回路を設けたことにより、健々のタスクを処理するCPUをデータの検索処 30 理のために使用しないですむので、処理権率の向上を図ることができ、しかもデータの検索をハードウエア的に

高速に処理することが可能になり、したがって例えば、 音場空間の物理的性質が時間的に変化する場合の音場制 明のように、多大な量のデータの中から必要とされるデ ータを高速に検索しなければならない場合などに最適の パイナリサーテメモリを提供することができる。

【図面の簡単な説明】

【図1】 本発明の一実施例であるパイナリサーチメモリのプロック図である。


(図2)メモリの内容を簡単化して図1に示すパイナリ サーチメモリの動作を分かりやすく説明するための図で ある。

【図3】 音響機器の音場制御に本発明のバイナリサーチ メモリを適用した例を示すプロック図である。

【図4】ソフトウエア的にデータを検索する従来の回路 を機略的に示したブロック図である。

【符号の説明】

- 10, 52 メモリ
- 12 センスアンプ
- 14 デコーダ
- 16 *デ*ータバス
- 18, 20, 22, 24, 26, 28, 30 レジス
- 32 初海回路
- 34 演算回路
- 36 比較器
- 40 マイク
- 4.2 漢算回路
- 4.4 パラメータ抽出回路
- 4.6 前段增幅回路
- 80 4.8 後段增幅回路
 - 50 CPU



(5)

(5)

特別平4-308971

